@ 公 開 特 許 公 報 (A) 平4-98937

௵Int. Cl. ⁵

識別記号

庁内整理番号

@公開 平成4年(1992)3月31日

H 04 L 12/48

7830-5K H 04 L 11/20

Z

審査請求 未請求 請求項の数 14 (全9頁)

Q発明の名称 ATMスイツチおよびその制御方法

②特 願 平2-215703

❷出 願 平2(1990)8月17日

回発 明 者 中 野 幸 男 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内

砲発 明 者 小 崎 尚 彦 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内

@発明者 郷原 忍 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作 所戸塚工場内

砂発 明 者 芦 質 浩 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作 所戸塚工場内

⑦出 颠 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

@代理人 弁理士 小川 勝男 外1名

明細管

1. 発明の名称

ATMスイッチおよびその制御方法

2. 特許請求の範囲

- 1. ATMセルをN個(Nは2以上の整数)の部・分セルに分割し各部分セルに同一のルーチングタグを付与するセル分割回路と、該N個の部分、セルを前記ルーチングタグに基づき各々独立にルーチングするN個の部分セルスイッチとからなるATMスイッチ。
- 2。 ATMセルにはATMセルを情報記号とする
 エラー訂正符号の検査記号を付加するエラー訂正符号の検査記号を付加するエラー
 正符号の符号化回路と、 該検査記号を付加する
 ATMセルの情報部を N 個の部分セルに分割した
 検査記号部を M 個の部分セルに分割しる セルに同一のルーチングタグを付与するセルカー
 チングタグに基づき各々独立にルーチングタグに基づける
 (N+M) 個の部分セルを受信し
 グ後の該(N+M) 個の部分セルを

- 一町正を行なうエラー町正符号の複号回路とか らなるATMスイッチ。
- 3. A T M セルの情報部の N 個の部分セルと検査 記号部の M 個の部分セルはすべて同一のピット 数を持つ請求項第2項の A T M スイッチ。
- 4. 部分セルがりビットの大きさである場合に、 エラー訂正符号は j = (b / m) ビット (m は b の約数) を 1 シンボルとしてシンボル単位の エラー訂正を行う符号である請求項第 2 ~ 3 項 記載のいずれかの A T M スイッチ。
- 5. j = (b/m) ビットを1シンボルとしてシンボル単位のエラー訂正を行う符号は、ガロア体GF(2==j)の上の符号である請求項第4項のATMスイッチ。
- 6. 前記ガロア体GF(2=*j)の上の符号はリード・ ソロモン符号である請求項第5項のATMズイッチ。
- 7. 前記リード・ソロモン符号は1シンボルエラー打正リード・ソロモン符号である請求項第6 項のATMスイッチ。

- 8. ATMセルに該ATMセルを情報記号とする エラー検出符号の検査記号を付加するエラー検 出符号の符号化回路と、該検査記号を付加した ATMセルの情報部をN個の部分セルに分割し 検査記号部をM個の部分セルに分割し各部分セ ルに同一のルーチングタグを付与するセル分割 回路と、該(N+M)個の部分セルを前記ルー チングタグに基づき各々独立にルーチングする (N+M)個の部分セルを受けしエラ 一検出を行なうエラー検出回路とからなる ATMスイッチ。
- 9. 前記エラー検出符号はパリティチェック符号 である詰求項第8項のATMスイッチ。
- 1 O. ATMセルの情報部のN個の部分セルと検査 記号部のM個の部分セルはすべて同一のピット 数を持つ請求項第8~9項のいずれかのATM スイッチ。
- 1.1. ATMセルをN個の部分セルに分割し各部分 セルに何一のルーチングタグを付与するセル分

われた場合に前記(N+M)個のスイッチをリ セットする

ATMスイッチ制御方法。

- 13.ATMセルに鉄ATMセルを情報記号とする エラー検出符号の検査記号を付加するエラー検 出符号の符号化回路と、該検査記号を付加した ATMセルの情報部をN個の部分セルに分割し 検査記号部をM個の部分セルに分割し各部分セ ルに同一のルーチングタグを付与するセル分割 四路と、該(N+M) 個の部分セルを前記ルー チングタグに基づき各々独立にルーチングする (N+M)質の部分セルスイッチと、ルーチン グ後の駭(N+M)個の部分セルを受借しエラ 一棟出を行なうエラー検出回路とからなる ATMスイッチの制御方法であって、前記エラ 一枚出回路において、特定頻度以上の頻度でエ ラーの検出が行なわれた場合に前記 (N+M) 餌のスイッチをリセットするATMスイッチ制 如方法。
- 14.ATMセルをN個の部分セルに分割し各部分

割回路と、該N個の部分セルに同一の符号を付与する回路と、該N個の部分セルを前記ルーチングタグに基づき各々独立にルーチングするN個のスイッチと、ルーチング後の該M個の部分セルを受信し前記符号の一致を検出する一致検出回路とからなるATMスイッチ。

セルに同一のルーチングタグを付与するセルル 割回路と、該 N 個の部分セルに同一のお母を付与する符号を あい個の部分セルに同一の記したが ない個の部分セルを のないではないである。 のないののではないでするが のないのではないである。 ないませんが、 のないではないではないでは、 のないではないでは、 のないでは、 の

3.発明の詳細な説明

【産業上の利用分野】

本発明は、情報をセル単位にスイッチングする ATM交換機、又は、ATMクロスコネクトにお けるATMスイッチとその制御方法に関する。

【従来の技術】

ATMスイッチでは、ATMセルに付与された ルーチングタグに基づいてATMセルをルーチン グする。

ATMセルは国際電信電話路間委員会勧告Ⅰ。 432に規定されているように、53パイトの大 きさであり、スイッチ内部では、これにルーチン グタグを付与して54から64パイト程度の大き さの装置内ATMセルに変換する。ATMセルの 競返し周期は150Nb/s当り125msに約44セルであ る。例えば、125mに約2800セル (150Mb/s×64本 相当)を処理するATMスイッチのスイッチング 容量は約10Gb/sとなる。従来、このような大容 量のスイッチを構成する場合には、1チップの LSIに実現可能な単位スイッチを2次元状に組 み合わせる。例えば、「鴨井、他:広帯域ISDN用 ATNスイッチLSIの開発、1990年電子情報通信学会 春季全国大会、8-443、(平成2年3月18日)」にあ るように、1チップのLSIに150Mb/s換算で8 ×8の規模のスイッチを構成し、これを64チッ プ2次元状に組み合わせることによって、150Mb/ s換算で64×64の規模のスイッチを構成する。 【契明が解決しようとする課題】

前記従来の技術のATMスイッチでは、ATM

々独立にルーチングするド個の部分セルスイッチ とから構成する。

【作用】

セル分割回路では、ATMセルをN個の部分セルに分割し、各部分セルをN個の部分セルスイッチにそれぞれ送出する。各部分セルスイッチでは、複数のセル分割回路からの部分セルをルーチングする。即ち、第1の部分セルスイッチでは、各セル分割回路からの第1の部分セルをルーチングし、以下回接に、おかセルスイッチでは、対応する部分セルをルーチングする。

ルーチングは部分セル単位に独立に行なわれる ため、1チップのLSIに実装可能なスイッチハ ードウェアの規模と、1チップのLSIに入出力 可能な信号の容量によって制限されるのは、単位 ATMスイッチのスイッチング容量ではなく、単 位部分セルスイッチの容量となる。従って、

ATMスイッチの全スイッチング客量は、単位部

本発明の目的は、スイッチ容量が大きい場合に おいてもハード規模の小さいATMスイッチを提供することにある。

【課題を解決するための手段】

対記問題点を解決するため、本発明では、 ATMスイッチを、ATMセルをN個(Nは2以上の整数)の部分セルに分割し各部分セルに同一 のルーチングタグを付与するセル分割回路と、該 N個の部分セルを前記ルーチングタグに基づき名

分セルスイッチの容量にセル分割数を乗じた値となるため、セル分割数を増すことによって、極めて大容量の単位ATMスイッチの構成が可能となる。

[実施例]

以下では、第1の実施例を第1回を用いて説明する。第1回に示すATMスイッチは、2.4Gb/s 入ハイウェイ1~8、セル分割回路21~28、部分セルスイッチ30~37、2.4Gb/s出ハイウェイ71~78とから構成される。セル分割回路21、22、…、28は、それぞれ、ルーチングタグ付与回路210~217、220~227、…、280~287から構成される。

次に、第1の実施例の動作を説明する。2.4Gb/s入ハイウェイ1~8からは、第2図に示すような56パイト長のATMセルが、40Mb/s×64ビット並列×7行の形式で入力される。ATMセルは、8パイトのセルヘッダと48パイトのセル情観部とから構成されている。セル分割回路21~28では、40Mb/s×64ビット並列×7行の

セルを8ビット並列毎に分割し、それぞれに同一 のルーチングダグを付与し、第3回に示すような 形式の8個の部分セル150~157に変換する。 各部分セルはそれぞれ異なる部分セルスイッチに 送られる。何えば、セル分割回路21におけるル ーチング付与回路210の出力の第0部分セル 150は部分セルスイッチ30に、ルーチング付 与回路211の出力の第1部分セル151は部分 セルスイッチ31に送られる.部分セルスイッチ 30では、セル分割回路21~28からそれぞれ 第0部分セルを入力し、各第0部分セルのルーチ ングタグに基づき、第0部分セルのスイッチング。 ・を実行する。同様の方法で、部分セルスイッチ 31~37では、それぞれ、第1部分セル~第7 部分セルのスイッチングを行なう。一つのセルか ら分割された各部分セルには同一のルーチングタ グが付与されているため、回路が正常に動作して いるかぎり、各部分セルスイッチはすべて同様の スイッチング動作をする。従って、2.4Gb/s出ハ イクェイには、一つのセルから分割された各部分

で生成される短縮化リードソロモン符号であり、 符号長は10パイト、情報記号数は8パイト、検 **査記号数は2パイト、最小距離は3パイトである。** ここで、 a は G F (2°)の原始元である。エラー 打正符号符号化国路11~18では、この生成多 項式に基づき2パイトの検査記号を発生させ、ハ イウェイのセルを40Nb/e×80ビット並列×7 行の形式にし、セル分割回路21~28に送る。 セル分割回路21~28では、40Nb/s×80ピ ット並列×7行のセルをBビット並列毎に分割し、 それぞれに何一のルーチングタグを付与し、第5 図に示すような形式の10個の部分セル160~ 169に変換する。第0部分セル160~第7部 分セル167は、ATMセルを分割したものにル ーチングタグを付加したものであり、第8部分セ ル168~第9部分セル169はエラー訂正符号 の検査記号にルーチングタグを付加したものであ る。各部分セルはそれぞれ異なる部分セルスイッ チに送られる。例えば、セル分割回路21におけ るルーチング付与回路210の出力の第0部分セ

セルが同時に出力される。

次に、第2の実施例を第4回を用いて説明する。 第4回に示すATMスイッチは、2.4Gb/s入ハイウェイ1~8、エラー打正符号符号化回路11~ 18、セル分割回路21~28、部分セルスイッチ30~39、エラー打正符号復号回路51~ 58、エラーカウンタ61~68、2.4Gb/s出ハイウェイ71~78とから構成される。セル分割回路21、22、…、28は、それぞれ、ルーチングタグ付与回路210~219、220~ 229、…、280~289から構成される。

次に、第2の実施例の動作を説明する。2.4Gb/

6人ハイウェイ1~8からは、第2回に示す56
バイト長のATMセルが、40Nb/s×64ビット
並列×7行の形式で入力される。エラー訂正符号
符号化回路11~18では、同時に到着する64
ビットを、ガロア体GF(2°)の上の1バイトエ
ラー訂正リードソロモン符号を用いてエラー訂正
符号化する。エラー訂正符号は、生成多項式、

 $G(X) = (X + \alpha)(X + \alpha^{2})$

ル160は部分セルスイッチ30に、ルーチング 付与回路211の出力の第1部分セル161は部 分セルスイッチ31に送られる。部分セルスイッ チ30では、セル分割回路21~28からそれぞ れ第0部分セルを入力し、各第0部分セルのルー チングタグに基づき、第0部分セルのスイッチン グを実行し、出力先のハイウェイに対応するエラ 一訂正符号復号回路に第0部分セルを送出する。 同様の方法で、部分セルスイッチ31~39では、 それぞれ、第1部分セル~第9部分セルのスイッ チングを行なう。一つのセルから分割された各部 分セルには同一のルーチングタグが付与されてい るため、回路が正常に動作しているかぎり、各部 分セルスイッチはすべて同様のスイッチング動作 をする。従って、エラー訂正符号復号回路には、 一つのセルから分割された各部分セルが同時に到 着する。エラー訂正符号復号回路51では、部分 セルスイッチ30~39からそれぞれ第0部分セ ル~ 第 9 部 分 セ ル を 入 力 し 、 4 O Nb/s × 8 O ビッ ト並列以7行の形式のセルを再生し、各行毎にリ

ードソロモン符号の1パイトエラー訂正復号を行 なう。全ての部分セルスイッチが正常に動作して いるかぎりは、一つのセルから分割された各部分 セルが同時に入力され、エラーも発生しないため、 実際にはエラー訂正は行なわれない。しかし、例 えば、一つのセルから分割された10個の部分セ ルのいずれか1個ののルーチングタグにエラーが 生じた場合、他の9個の部分セルが正しくエラー 訂正符号復号回路51に到着しているにもかかわ らず、エラーが生じた部分セルのみ正しくルーチ ングされずに正しいエラー訂正符号復号回路に正 しい時刻に到着しない可能性がある。本実施例の エラー訂正符号は1パイトエラーを訂正する能力 を持っているため、この場合。エラー訂正符号の **担号により、9個の正しい部分セルから到着しな** かった1個の都分セルの内容が復元される。都分 セルスイッチ30~39は、部分セル衝突時に郁 分セルを一時蓄積するためにファーストイン・フ ァーストアウト・バッファを持っている。このた め、一旦、ルーチングタグのエラーに伴う誤動作

が起きると、誤動作を起こした部分セルスイッチ のファーストイン・ファーストアウト・バッファ 内の持ち行列の部分セルの順序が他の部分セルス イッチの待ち行列の部分セルの順序と異なること がある。符ち行列の部分セルの類序が他と異なる と、その後連続して、該当の部分セルのエラー釘 正符号復号回路51への到着時刻が他の部分セル の到着時刻と異なるようになる。エラー訂正復号 回路51は、正しく到着する9個の部分セルを利 用して正しく到着しない1個の部分セルの内容を 1 パイトエラー訂正によって復元し続ける。 部分 セルスイッチのファーストイン・ファーストアウ ト・バッファ内の特ち行列の部分セルの順序の相。 進は、ファーストイン・ファーストアウト・バッ ファ内の待ち行列の長さが0になったときに解消 する。しかし、持ち行列の長さが0にならずに待 ち行列の部分セルの順序の相違が長時間統いた場 合のことを想定して、エラーカウンタ61では、 単位時間当りのエラー訂正回数を計数し、これが 特定領以上になる状態が特定時間連続する場合に

は部分セルスイッチの符ち行列をリセットする。 部分セルスイッチが出ハイウェイ対応にバッファ を持つ形式のものであれば対応する出ハイウェイ のバッファのみをリセットする。エラー訂正復号 回路52~58及びエラーカウンタ62~68の 動作も、以上説明したエラー訂正復号回路51及 びエラーカウンタ61の動作と同様である。

第2の実施例では、エラー打正符号を用いて部分セルスイッチの試動作に伴うエラーの伝数を防いでいるため、部分セルスイッチの試動作時にもATMセルの廃棄が起こりにくいという効果がある。

次に、第3の実施例を第6図を用いて説明する。 第6図に示すATMスイッチは、2.4Gb/s入ハイウェイ1~8、パリティ付加回路81~88、セル分割回路21~28、部分セルスイッチ30~38、パリティチェック回路101~108、エラーカウンタ61~68、2.4Gb/s出ハイウェイ71~78とから構成される。セル分割回路21、22、…、28は、それぞれ、ルーチングタグ付 与回路210~218、220~228、…、 280~288から構成される。

次に、第3の実施例の動作を説明する。2.4Gb/ s入ハイウェイ1~8からは、第2回に示す56 パイト長のATMセルが、40Mb/s×64ピット 並列×7行の形式で入力される。パリティ付加回 路81~88では、同時に到着する64ビットに 対し、8ピットのパリティピットを並列方向に付 加する。パリティパイトの第nピット(n=1~ 8) は、ATMセルの対応する行の各パイトの第 nビットに対する奇パリティである。セル分割回 路21~28では、奇パリティを付加した40Nb /s×72ピット並列×7行のセルを8ピット並列 毎に分割し、それぞれに同一のルーチングタグを 付与し、第7回に示すような形式の9個の部分セ ル170~178に変換する。第0部分セル 170~第7部分セル177は、ATMセルを分 割したものにルーチングタグを付加したものであ り、第8部分セル178はパリティバイトにルー チングタグを付加したものである。第1、第2の

実施例と同様に、各部分セルはそれぞれ異なる部 分セルスイッチに送られ、部分セルスイッチ30 ~38では、それぞれ、第0部分セル~第8部分 セルのスイッチングを行ない、部分セルをパリテ ィチェック回路101~108に送る。一つのセ ルから分割された各部分セルには同一のルーチン グタグが付与されているため、全ての部分セルス イッチが正常に動作しているかぎりは、一つのセ ルから分割された各部分セルが同時にパリティチ ェック回路101に入力される。しかし、第2の 実施例で述べたように、部分セルスイッチの誤動 作を想定して、エラーカウンタ61では、パリテ ィチェック国路101での単位時間当りのエラー 検出回数を計数し、これが特定値以上になる状態 が特定時間連続する場合には部分セルスイッチの 特ち行列をリセットする。部分セルスイッチが出 ハイウェイ対応にパッファを持つ形式のものであ れば対応する出ハイウェイのパッファのみをリセ ットする。パリティチェック回路102~108 及びエラーカウンタ62~68の動作も、以上説

4 1 ~ 4 8 では、 4 O Mb/s× 5 4 ピット並列× 7 行のセルを8ピット並列毎に分割し、それぞれに 同一のルーチングタグ及び順序番号を付与し、第 9 団に示すような形式の8 個の部分セル180~ 187に変換する。順序番号は送出セル毎に、0 から255まで、256セル周期でサイクリック に増加するように付与する。第1~第3の実施例 と関棋に、各部分セルはそれぞれ異なる部分セル スイッチに送られ、部分セルスイッチ30~37 では、それぞれ、節0部分セルー第7部分セルのこ スイッチングを行ない、原序番号チェック回路 131~138に送る。順序番号チェック回路 131では、同時に到着した各部分セルの順序番 **号が等しいか否かをチェックする。一つのセルか** ら分割された各部分セルには同一のルーチングタ グが付与されているため、全ての部分セルスイッ チが正常に動作しているかざりは、一つのセルか ら分割された各部分セルが同時に順序番号チェッ ク回路131に入力され、順序番号は互いに等し い。しかし、第2の実施例で述べたように、部分

明 したパリティチェック回路 1 0 1 及びエラーカウンタ 6 1 の動作と同様である。

第3の実施例では、パリティを用いて部分セルスイッチの誤動作を検出しているため、部分セルスイッチの誤動作時にも速やかな復帰が可能である。

次に、第4の実施例を第8図を用いて設明する。 第8図に示すATMスイッチは、2.4Gb/s入ハイ ウェイ1~8、セル分割回路41~48、部分セ ルスイッチ30~37、順序番号チェック回路 131~138、エラーカウンタ61~68、2、 4Gb/s出ハイウェイ71~78とから構成される。 セル分割回路21、22、…、28は、それぞれ、 ルーチングタグ/順序番号付与回路310~ 318、320~328、…、380~388か ら構成される。

次に、野4の実施例の動作を説明する。2.4Gb/ 8入ハイウェイ1~8からは、第2図に示す56 バイト長のATMセルが、40Nb/s×64ビット 並列×7行の形式で入力される。セル分割回路

セルスイッチの製動作を想定して、エラーカウンタ61では、順序番号チェック回路131での単位時間当りの順序番号の不一致回数を計数し、これが特定値以上になる状態が特定時間連続するとかがあれば対応するがあれば対応するのであれば対応するとのが表がある。 順序番号 フィクロ路132~138及びエラーカウンタ61の動作と回路131及びエラーカウンタ61の動作と回線である。

第4の実施例では、順序番号を用いて部分セル スイッチの誤動作を検出しているため、部分セル スイッチの誤動作時にも速やかな復帰が可能であ ス

【発明の効果】

一般に、大容量スイッチのハードウェア規模は 信号伝送容量の2乗に比例して増大する。本発明 のATMスイッチでは、セルを部分セルに分割し て独立にルーチングするとうにしているため、部分セルをルーチングする個々のスイッチの信号を送客量は全スイッチ容量をセルの分割数で、割数を登せなる。従って、1個の部分セルスイッチのからで、セル分割を行なわない。存って、セル分割を行なかの数を行って、一下ウェア規模の約(1/分割数・ハードウェア規模の約(1/分割数・ハードウェア規模の約(1/分割数)のチャスにおいても、水では、ハードウェを構成することができる。


4. 図面の簡単な説明


第1回は本発明の第1の実施例のブロック構成 図、第2回は本発明の実施例で用いるATMセルの構成図、第3回は本発明の第1の実施例で用いる部分セルの構成図、第4回は本発明の第2の実施例のブロック構成図、第5回は本発明の第2の実施例で用いる部分セルの構成図、第6回は本発明の第3の実施例のブロック構成図、第7回は本 発明の第3の実施例で用いる部分セルの構成図、 第8図は本発明の第4の実施例のブロック構成図、 第9図は本発明の第4の実施例で用いる部分セル の構成図である。


符号の説明


1~8…2.4Gb/s入ハイウェイ
21~28…セル分割回路
30~39…部分セルスイッチ
71~78…2.4Gb/s出ハイウェイ
210~289…ルーチングタグ付与回路
11~18…エラー訂正符号符号化回路
51~58…エラー訂正符号復号回路
61~68…エラーカウンタ
81~88…パリティ付加回路
101~108…パリティチェック回路
41~48…セル分割回路
131~138…順序番号チェック回路
310~388…ルーチングタグ/順序番号付与回路。

代理人 弁理士 小川舒男









特別平4-98937 (9)

